CY7C1565KV18-500BZXC

CY7C1565KV18-500BZXC 1.8-V सिंक्रोनस पाइपलाइन गरिएको SRAM हो, QDR II+ वास्तुकलाले सुसज्जित छ। QDR II आर्किटेक्चर जस्तै, QDR II+ आर्किटेक्चरमा दुई अलग-अलग पोर्टहरू हुन्छन्: मेमोरी एरेमा पहुँच गर्न पढ्ने पोर्ट र राइट पोर्ट। गहिराइ विस्तार पोर्ट चयनहरूसँग पूरा हुन्छ, जसले प्रत्येक पोर्टलाई स्वतन्त्र रूपमा सञ्चालन गर्न सक्षम बनाउँछ।

पढ्ने पोर्टमा पढ्ने अपरेसनहरूलाई समर्थन गर्न डेटा आउटपुटहरू समर्पित छन् र लेखन पोर्टमा लेखन कार्यहरूलाई समर्थन गर्न डेटा इनपुटहरू समर्पित छन्। QDR II+ आर्किटेक्चरमा सामान्य I/O यन्त्रहरूसँग अवस्थित डेटा बसलाई 'टर्नराउन्ड' गर्ने आवश्यकतालाई पूर्ण रूपमा हटाउन अलग-अलग डेटा इनपुटहरू र डेटा आउटपुटहरू छन्।

प्रत्येक पोर्ट साझा ठेगाना बस मार्फत पहुँच गरिन्छ। ठेगानाहरू पढ्न र लेख्नका लागि ठेगानाहरू इनपुट (K) घडीको वैकल्पिक बढ्दो किनारहरूमा जोडिएका छन्। QDR II+ पढ्न र लेख्ने पोर्टहरूमा पहुँचहरू एक अर्काबाट पूर्ण रूपमा स्वतन्त्र छन्। डेटा थ्रुपुट अधिकतम गर्न, दुवै पढ्ने र लेख्ने पोर्टहरू DDR इन्टरफेसहरूसँग सुसज्जित छन्।

प्रत्येक ठेगाना स्थान चार 36-बिट शब्दहरू (CY7C1565KV18) संग सम्बन्धित छ जुन यन्त्र भित्र वा बाहिर क्रमिक रूपमा फुट्छ। किनभने डेटा दुवै इनपुट घडी (K र K) को प्रत्येक बढ्दो किनारामा उपकरण भित्र र बाहिर स्थानान्तरण गरिएको छ, मेमोरी ब्यान्डविथ अधिकतम बनाइन्छ जबकि बस âturnaroundsâ हटाएर प्रणाली डिजाइन सरल बनाइन्छ।

उत्पादन सुविधाहरू